Guia técnico de implementação: arquitetura, JESD204B, clocking e layout para DACs de alta velocidade
Índice
1. Introdução
O AD9161/AD9162 da Analog Devices é um conversor digital-analógico (DAC) RF de 16 bits com taxa de amostragem de até 12 GSPS. Projetado para síntese direta de RF, ele elimina estágios de upconversion tradicionais em sistemas de comunicação sem fio, instrumentação e defesa. Com processamento digital de sinais integrado e interface JESD204B Subclasse 1, o dispositivo gera formas de onda complexas diretamente em L-Band, S-Band e C-Band.
Principais Aplicações
- Rádios 5G mMIMO e DOCSIS 4.0
- Geradores de sinais vetoriais (VSG)
- Radar phased-array e guerra eletrônica
- Instrumentação de micro-ondas
Características-Chave
- Fs máx: 12 GSPS (AD9162) / 6 GSPS (AD9161)
- SFDR: >70 dBc a 2.5 GHz
- NSD: -164 dBm/Hz
- NCO de 48 bits + interpolação 24x
2. Arquitetura Interna
O AD9161 integra interface serial JESD204B, DSP para upconversion digital, NCOs complexos e um núcleo de DAC RF de alta velocidade. A arquitetura permite que dados em banda-base sejam interpolados, misturados digitalmente para IF/RF e convertidos, eliminando PLLs e mixers analógicos externos.
3. Modos de Operação
O AD9161 suporta múltiplos modos de síntese digital que determinam como o espectro é gerado. A escolha do modo impacta largura de banda instantânea, complexidade do FPGA e consumo.
| Modo | Descrição | BW Máx. Inst. | Vantagem Principal | Caso de Uso Típico |
|---|---|---|---|---|
| NCO Only | NCO gera tom CW. Dados JESD204B não usados. | N/A | Teste, LO de baixo ruído | Calibração de sistema, PLL substituto |
| Baseband | Dados I/Q em banda-base. Sem upconversion. | Fs / Interp | Simplicidade máxima | Gerador de banda-base, Fs < 1 GHz |
| NCO + Mixer | Dados interpolados e misturados com NCO complexo para FI/RF. | Fs / Interp | Síntese direta em RF | 5G FR1, Cable, Radar IF |
| Mix-Mode | Reconstrói energia nas imagens de Nyquist superiores. | Mesma que NCO+Mixer | Saída em 2ª/3ª zona Nyquist | Saída > 6 GHz com Fs=12 GSPS |
Nota: BW Instantânea = Fs_dac / Fator de Interpolação. Para Fs=12 GSPS e Interp=6x, BW = 2 GHz.
4. JESD204B Subclasse 1
A interface JESD204B é crítica para alimentar o DAC com dados. O AD9161 opera em Subclasse 1 para alcançar latência determinística, essencial em sistemas phased-array. A configuração é definida pelos parâmetros L-M-F-S-K.
4.1 Parâmetros L-M-F-S-K
| Parâmetro | Descrição | Valores Típicos AD9161 | Impacto no Projeto |
|---|---|---|---|
| L | Número de lanes por link | 1, 2, 4, 8 | Define a taxa por lane. L=8 minimiza Lane Rate. |
| M | Número de conversores | 1 ou 2 (I/Q) | M=2 para dados complexos. M=1 para real. |
| F | Octetos por quadro | 1, 2, 4 | Afeta eficiência. F=1 ou F=2 são comuns. |
| S | Amostras por conversor por quadro | 1 a 32 | Define a taxa de dados de entrada. S*Fs_data = Fs_dac/Interp. |
| K | Quadros por multiquadro | 16, 32 | Deve satisfazer K*F mod 4 = 0. K=32 é padrão. |
4.2 Cálculo de Lane Rate
5. Clocking: PLL On-Chip vs. Direct Clock
O AD9161 oferece duas opções para gerar o clock de amostragem de 12 GSPS. A escolha tem impacto direto no ruído de fase, spurs e complexidade da placa.
| Parâmetro | Direct Clock Mode | PLL On-Chip |
|---|---|---|
| Fonte de Clock | Clock RF externo de alta qualidade até 12 GHz | Referência de baixa frequência, ex: 250 MHz |
| Ruído de Fase | Excelente. Limitado pela fonte externa. | Bom. Adiciona ruído do PLL/VCO interno. |
| Spurs | Mínimo. Sem spurs de divisor/PD de PLL. | Pode apresentar spurs de referência e fracionários. |
| Complexidade PCB | Alta. Roteamento de 12 GHz requer material high-end. | Baixa. Roteamento de ref. de MHz é trivial. |
| Custo BOM | Alto. Sintetizador de RF >10 GHz é caro. | Baixo. Usa TCXO/OCXO barato. |
| Recomendação | Instrumentação, Guerra Eletrônica, Máxima performance | Rádios 5G, Cable, Custo-benefício |
6. Exemplo Prático de Configuração
Objetivo: Gerar uma portadora modulada de 1 GHz de banda a 2.5 GHz de RF.
Parâmetros: Fs_dac = 12 GSPS, Interpolação = 12x, Fs_data = 1 GSPS, Modo = NCO + Mixer, Clocking = PLL On-Chip com REF = 250 MHz.
6.1 Sequência de Inicialização SPI
| Passo | Registrador [Hex] | Valor [Hex] | Descrição |
|---|---|---|---|
| 1 | 0x000 | 0x81 | Soft reset. Aguarda 5 ms. |
| 2 | 0x091 | 0x00 | Power-up do DAC. Liga todos os blocos. |
| 3 | 0x095 | 0x00 | Seleção de banda VCO do PLL: banda baixa. |
| 4 | 0x08A | 0x30 | PLL: N-divider = 48. 250 MHz * 48 = 12 GHz. |
| 5 | 0x111 | 0x02 | Modo de interpolação: 12x. |
| 6 | 0x1E0 | 0x01 | Habilita NCO Main. Modo FTW. |
| 7 | 0x1E6-0x1EB | 0x355555555555 | FTW NCO = 2.5 GHz. FTW = f_out * 2^48 / Fs_dac |
| 8 | 0x300 | 0x01 | JESD Link Enable. M=2, L=8, F=1, S=1, K=32. |
| 9 | 0x475 | 0x01 | Inicia calibração do DAC. Aguardar CAL_DONE. |
| 10 | 0x596 | 0x00 | Sincroniza NCO. Update dos registradores. |
Nota: Cálculo FTW: 2.5e9 * 2^48 / 12e9 = 0x355555555555. Sempre use a ACE Software da ADI para gerar scripts SPI corretos.
7. Layout de PCB: Pontos Críticos
Um layout de placa inadequado pode degradar o SFDR em 20 dB ou mais. O AD9161 em encapsulamento BGA de 10x10 mm exige atenção a aterramento, clock e saída RF.
7.1 Stackup Recomendado - 10 Camadas
| Camada | Descrição | Espessura Cobre | Dielétrico |
|---|---|---|---|
| L1 | Topo: Sinais RF, Clock | 0.5 oz + plate | Rogers RO4350B 10mil |
| L2 | GND 1: Plano sólido RF | 1 oz | Prepreg 4mil |
| L3 | Sinais Digitais JESD | 0.5 oz | Core 8mil |
| L4 | GND 2 / Power | 1 oz | Prepreg 4mil |
| L5 | Power AVDD1.0 | 1 oz | Core 8mil |
| L6 | Power DVDD1.0 | 1 oz | Prepreg 4mil |
| L7 | GND 3 | 1 oz | Core 8mil |
| L8 | Sinais LVDS/SPI | 0.5 oz | Prepreg 4mil |
| L9 | GND 4: Plano sólido | 1 oz | RO4350B 10mil |
| L10 | Bottom: Componentes | 0.5 oz + plate | - |
7.2 Checklist de Layout
- Saída RF: Trilha de 50 Ohms com referência a GND L2. Sem stubs. Usar via-in-pad para o BGA. Manter comprimento < 500 mils.
- Clock DAC: Par diferencial 100 Ohms. Balanceamento de fase < 1 ps. Isolar de fontes digitais. Via fence em ambos os lados.
- Lanes JESD204B: Roteamento em L3 com referência a GND L2 e L4. Casamento de comprimento intra-par < 5 mils, inter-par < 20 mils.
- Desacoplamento: Capacitores 0201 de 0.1uF e 0.01uF para cada par de balls de power. Colocados no bottom, diretamente sob o BGA.
- Aterramento: Plano GND L2 contínuo sob todo o DAC. Múltiplas vias térmicas no e-PAD do BGA para L2, L4, L7, L9.
- SYSREF: Roteado como o clock. Comprimento casado com clock do FPGA para garantir setup/hold na captura.
- Isolamento: Valeta de GND entre seções digital e RF. Sem cruzamento de planos de alimentação sobre trilhas de clock/RF.
8. Conclusão e Checklist Final de Debug
O AD9161 é a solução de estado da arte para síntese direta de RF, mas exige disciplina no projeto para atingir a performance do datasheet. A maioria das falhas de sistema ocorre na interface JESD ou no clocking, não no núcleo do DAC.
Checklist Final de Validação em Bancada
- Link JESD sobe? Verificar LEDs de SYNC~ e CGS. Código de erro 0x0 no reg JESD_STATUS?
- PLL travado? Verificar bit PLL_LOCK no reg 0x084. Se não, checar REF clock e loop filter.
- Calibração completa? Ler reg CAL_DONE. Se 0, repetir calibração com e-PAD em temperatura estável.
- NCO atualizando? Enviar FTW_UPDATE toggle. Verificar variação de frequência com analisador de espectro.
- Ruído de fase alto? Trocar para Direct Clock com gerador de referência de baixo ruído para isolar problema.
- Spurs inesperados? Verificar isolamento de fontes chaveadas. Acoplar fontes do AVDD com ferrite + LDO de baixo ruído.
- Latência determinística falha? Verificar alinhamento de SYSREF e configuração de K parameter no FPGA e DAC.
Para depuração avançada, use a ferramenta ACE da Analog Devices com a placa de avaliação AD9162-FMC-EBZ para capturar registradores e comparar com seu hardware customizado. O arquivo de configuração .d0c pode ser exportado da placa de avaliação e adaptado.
0 Comentários